我想在Verilog中設(shè)計(jì)一個(gè)可綜合的模塊,在計(jì)算32位給定輸入的平方根時(shí)僅需一個(gè)周期。
如何僅在一個(gè)時(shí)鐘周期內(nèi)獲得32位輸入的平方根?
陪伴而非守候
2019-12-06 15:23:53