隨著半導(dǎo)體工藝和數(shù)字信號(hào)處理技術(shù)的發(fā)展，越來(lái)越多的信號(hào)處理都能夠在高度集成化的數(shù)字系統(tǒng)中實(shí)現(xiàn)。高速ADC成為了眾多高速混合電路至關(guān)重要的模塊。 Flash ADC在所有ADC架構(gòu)中能達(dá)到最快的轉(zhuǎn)換速率，在硬盤讀出電路及圖象處理電路芯片等高速領(lǐng)域有著廣泛應(yīng)用。
閃爍型(FLASH)ADC又叫做全并行ADC，它是將采樣信號(hào)一步轉(zhuǎn)換成二進(jìn)制數(shù)。閃爍型ADC轉(zhuǎn)換速率最高，通常用干低分辨率(8^10位)，離速20-50MSPS應(yīng)用場(chǎng)合，一般用于視頻和通信領(lǐng)域。
基本原理：
Flash A/D轉(zhuǎn)換器的工作原理框圖，它主要由分壓電阻串、比較器陣列、鎖存器陣列、編碼器和輸出寄存器組成。
組成一個(gè) 具有N位分辨率的A/D轉(zhuǎn)換器，要求有2N-1個(gè)比較器。外接基準(zhǔn)電壓VR經(jīng)電阻網(wǎng)絡(luò)分壓，分成每份都等于1LSB電壓值的2N-1等份。模擬信號(hào)同時(shí)輸入到2N-1個(gè)帶鎖存的比較器中，每一個(gè)比較器的參考電壓都比下一個(gè)的參考電壓高出一個(gè)LSB所代表的電壓值。輸入信號(hào)進(jìn)來(lái)后，轉(zhuǎn)換是同時(shí)進(jìn)行的。輸入為0時(shí)，全部比較器關(guān)閉;輸入為ILSB的電壓值時(shí).最低位的比較器翻轉(zhuǎn);輸入電壓繼續(xù)增加會(huì)有越來(lái)越多的比較器改變狀態(tài)。當(dāng)輸入的模擬信號(hào)出現(xiàn)在各比較器端口時(shí)，輸入信號(hào)高于門限電壓時(shí)，比較器輸出為邏輯“1”，反之，比較器輸出為邏輯“0”。在ADC時(shí)鐘信號(hào)同步下.一系列數(shù)字鎖存器(每個(gè)比較器后接一個(gè)鎖存器)對(duì)比較器輸出狀態(tài)進(jìn)行判斷并鎖存，鎖存器輸出數(shù)字信號(hào)然后經(jīng)編碼器編寫成輸出所需的數(shù)字碼。
并行式A/D轉(zhuǎn)換器內(nèi)一般不含參考電壓產(chǎn)生電路，必須由外部提供。有些并行式A/D轉(zhuǎn)換器有一個(gè)參考電壓檢測(cè)(sense)管腳，用來(lái)補(bǔ)償由于管腳及引線引起的電壓下降(如MAXIMA)。并行式A/D轉(zhuǎn)換器可能需要提供一個(gè)或多個(gè)參考電壓，通常需要經(jīng)過低阻抗驅(qū)動(dòng)后輸入，以獲得較好的積分線性度。對(duì)于參考電壓的旁路電容，當(dāng)采樣速率高于20MHz時(shí)，必須采用分布電感小的陶瓷電容(0.1 u F)，位置盡可能靠近A/D轉(zhuǎn)換器的管腳。當(dāng)并 行 式 A/D轉(zhuǎn)換器的轉(zhuǎn)換速率大于200MHz時(shí)，輸出數(shù)據(jù)的緩存將成為一個(gè)重要問題。在實(shí)際使用時(shí)，常常把輸出的高速數(shù)據(jù)流分成兩路，以便采用價(jià)格較低，響應(yīng)速率不太高的CMOS或TTL存儲(chǔ)器。在一些新型的并行式A/D轉(zhuǎn)換器，已直接將上述分頻緩沖存儲(chǔ)部分集于片內(nèi)，從而解決了高速數(shù)據(jù)存儲(chǔ)所帶來(lái)的問題。由于輸出數(shù)據(jù)流速率很高，輸出數(shù)據(jù)常用ECL電平，在使用時(shí)，要通過一定的電平轉(zhuǎn)換電路，把ECL電平轉(zhuǎn)換成TTL 以適應(yīng)后端的數(shù)據(jù)處理。